/var/log/hdk.log コメント
2023/10/26 のコメント
2023/10/26 の日記を表示する
- 2023/10/27 02:00:43 通りすがらない さん 『 P6以前のバスではキャッシュ可否の決定責任はチップセットなので設定もそちらです。そもそもL2$の接続先がチップセットだったわけで。むしろP6系のMTRRの固定領域部分はまんま430?X系のPCIconfigからの移動ですし。 』
- 2023/10/27 02:51:24 通りすがらない さん 『
(↑まんまというほどでは無いか、妙な符合がある程度?) 逆にP6用の440?Xからはキャッシュ設定が無くなったので、元々430?Xで1マス4bit中3bitを使っていたPAMが440?Xでは4bit中2bitしか使っていない穴抜け配置に:-) 』 - 2023/10/27 23:42:19 hdk さん 『 詳しい情報ありがとうございます! Cx486DLCはキャッシュ関連のピンがないのでソフトウェア設定でしたが、やはり80486からMTRR登場前まではチップセット(ハードウェア側)管理だったんですね! 』
- 2023/10/28 08:20:38 通りすがらない さん 『 Cx486DLC自体には一応キャッシュ制御ピンも有るです。が、本来の386DXソケットではただの未使用ピンで386専用機への載せ替えでは働かないので、それを見越してCPU側でのソフトのみ制御を仕込んでおいた感じかと。 』
- 2023/10/28 08:21:33 通りすがらない さん 『 日本ではほぼ出回らず存在感ないですが、AT機だと486用のSiSチップセットとかからわざわざ386DXソケットを出してCx/TI486DLCという構成が。普通の386も動きますがキャッシュ無いのでチップセットキャッシュがL1$に! 』
- 2023/10/28 08:58:53 hdk さん 『 なるほど未使用ピン... いろいろあったんですね! 今振り返るとあの頃はハードウェアもソフトウェアも進化が激しくて楽しい時代でした。 』
コメントを書く